Cadence推最新印刷電路板(PCB)技術

全球電子設計創新領先企業cadence設計系統公司(nasdaq: cdns)，于近日宣布推出最新版allegro®印刷電路板(pcb)技術，解決客戶對于高效產品開發的簡化解決方案的需要。allegro 16.6能夠將高速界面的時序閉合加快30-50%，這有賴于時序敏感型物理實現與驗證，其對應的業界首個電子cad(ecad)團隊協作環境，面向使用microsoft sharepoint技術的pcb設計。
“芯片設計師的任務是在緊迫的上市時間限制下開發日益復雜的產品，快速方便地調用本地與國際設計團隊和資源，會帶來極大的競爭優勢，”微軟創新及產品生命周期管理解決方案主管simon floyd說，“cadence® pcb設計工具與sharepoint集成，提供了一種獨特環境，促進團隊協作、設計創建與控制，生產力會得到極大的提升。”
allegro 16.6產品線的新功能有助于嵌入式雙面及垂直部件的小型化改良，改進時序敏感型物理實現與驗證，加快時序閉合，并改進ecad和機械化cad(mcad)協同設計--這些都對加快多功能電子產品的開發至關重要。
allegro套件業界領先的pcb設計小型化功能是2011年推出的。allegro 16.6產品套件繼續利用嵌入式有源及無源元件最新的生產工藝，解決電路板尺寸不斷縮小有關的特定設計問題。元件可利用z軸垂直潛入到pcb內層，大大減少x和y軸布線空間。
“我們領先的ecp(c)技術滿足了客戶對于節約成本的小型化需求，”at&s高級封裝首席運營官mark beesley說，“cadence與at&s已經合作多年，如今正在解決共同客戶對于高級小型化技術的需要。”
allegro 16.6通過自動交互延遲調整(aidt)加快時序敏感型物理實現。自動交互延遲調整可縮短時間，滿足高級標準界面的時序約束，例如ddr3等，縮短的程度可達30-50%。aidt可幫助用戶逐個界面地迅速調整關鍵高速信號的時間，或將其應用于字節通道級，將pcb上的線路調整時間從數日縮短到幾個小時。ema timing designer結合allegro pcb si功能，幫助用戶迅速實現關鍵高速信號的時序閉合。
pcb/enclosure協同設計通過ecad-mcad流程進行簡化，基于prostep ivip標準的edmd schema 2.0版本。此流程可減少ecad和mcad團隊之間不必要的迭代，縮短產品開發時間。


Constantia Flexibles在全球軟包裝最具吸引力
2016年造紙行業發展趨勢分析
標識設計的缺陷主要有哪些？
文印耗材如何省？激光打印耗材技術解析
數字包裝印刷速度超過了傳統的柔印和膠印
大祥FN-670HP液壓程控切紙機精彩推薦
圖文快印企業產品管理：價值差異化才是硬道理！
泰威：關于UV噴繪機技術的廣泛應用